Srini Chakravarthi, �?�士 擁有許多年的半導體研發經驗；他在半導體科技眾多領域上的貢獻深受國際肯定。在本事務所中，Srini 的工作專注於多種先進科技的專利申請。Srini 樂於與發明人攜手合作，讓發明人的點子發揮出最高的潛力，並爭取到最嚴謹的保護。

Srini 帶來跨越許多工程與科學領域的獨特專長（奈米科技、材料、電機）。Srini 的背景包涵任職於 Texas Instruments（德州儀器公司）旗艦研究與開發部門，超過六年以上的技術開發經驗。因此，Srini 在許多的工程領域，都擁有極為廣泛的知識基礎與無價的經驗。基於這些技術專長，他也曾列名於一個專利審核小組，負責評估新點子的專利申請。Srini 本身也是一位重要的發明家，而最少列名於 14 項專利的發明人。

在工程師的崗位上，Srini 曾從事於裝置的設計與技術、電腦輔助設計，並曾開發 90 奈米以及 45 奈米的尖端技術。因此，他對於從技術定義到產品產能的矽科技開發工作都極為熟悉。舉例來說，他曾服務於現今矽科技中普遍使用之內嵌 SiGe 壓力源的初期研究團隊。在局部應變矽技術的開發與產能上，Srini 都扮演著極為關鍵的角色。舉例來說，這些工作的成果都曾在 VLSI 研討會這個發表半導體技術的首要管道亮相。

Srini 的紮實技術背景加上對於物理的好奇心，使得他在許多種科技上，都取得了深厚的知識。舉例來說，他曾為從奈米科技到電機裝置之橫跨眾多空間、因次、與時間範疇的現象，建立模型並提出解釋。Srini 的專長因而也延伸到軟體工程的領域，而特別擅長於半導體的軟體工具。

教育背景

      Srini 所受的研究所教育，跨越電機工程與材料科學的領域，而包含從半導體製程中所觀察到的奈米機制之基礎模型建立。在 2000 年，Srini 依此原創成果獲得波士頓大學 (Boston University) 的工程博士學位。他在 1995 年，從印度的一流工程學府 Banaras Hindu 大學的技術學院取得他的工程學士學位。

Srini 目前正在南美以美大學 (Southern Methodist University) 的晚間法律班深造。

技術肯定

在矽科技的領域上，Srini 的貢獻深受其全球各地同儕的肯定，而這些肯定包括：

• 德州儀器公司專利審核委員會成員（2005 ~ 2007 年）
• 2007 年材料研究協會 (Materials Research Society) 國際會議專題討論會主席
• 2006 年 SISPAD（位居歷史最悠久的國際模型研討會之列）的技術研討委員會成員
• 曾任許多科學學術期刊的來稿審閱工作，包括：應用物理期刊 (Journal of Applied Physics)、應用物理通訊 (Applied Physics Letter)、真空科學與技術期刊 (Journal of Vacuum Science and Technology)、微電子可靠度學刊 (Microelectronics Reliability)、電子裝置通訊 (Electron Device Letters)、電子裝置學報 (Transactions of Electron Devices)

獲頒獎勵

• 2004 年國際可靠度物理研討會 (International Reliability Physics Symposium) 傑出論文獎（位居國際可靠度領域的最崇高獎勵之列）
• 2005 年以對於德州儀器公司的技術貢獻，獲選為唯一的技術晉升階梯（技術團隊的構成小組）
• 德州儀器公司技術團隊成員（2001 ~ 2005 年）
• 波士頓大學 (Boston University) 研究所研究助理：在目前任教於華盛頓大學 (University of Washington) 電機工程系之 Scott Dunham 教授的指導下，從事由 Semiconductor Research Corporation 贊助經費的博士級研究工作
• 於 1990 年，在或許是全世界競爭最激烈之工程科系入學考試的印度工程入學考試 (IIT-JEE) 中，名列最高分的百分之二

演講與著作

Srini 曾在多項馳名的國際研討會發表講話，包括許多受邀所發表的講話。Srini 也曾為許多著名的期刊與研討會，撰寫過 50 多篇論文。舉例來說，他的著作曾發表於應用物理期刊 (Journal of Applied Physics)、應用物理通訊 (Applied Physics Letters)、物理期刊 (Journal of Physics)、電子裝置學報 (Transactions of Electron Devices)、電子裝置通訊 (Electron Device Letters)、以及微電子可靠度學刊 (Microelectronic Reliability) 等等同儕審核的學術刊物；並也曾發表於國際電子裝置會議 (International Electron Device Meeting)、VLSI 裝置 (VLSI-Devices)、國際可靠度物理研討會 (International Reliability Physics Symposium)、半導體製程與裝置模擬 (Simulation of Semiconductor Processes and Devices)、材料研究協會研討會 (Materials Research Society Meetings)、以及電化學協會研討會 (Electrochemical Society Meetings) 等馳名的會議。其中一部分的論文與講話包括：

1. 《Probing negative bias temperature instability using a continuum numerical framework: physics to real world operation》，作者 S. Chakravarthi，發表於 2007 年 Elsevier Science 出版的《Microelectronics Reliability》47，863 ~ 872 頁；並於 2005 年發表於維也納舉行的 International Workshop on Computational Electronics (IWCE-11) ，（約稿）
2. 《Atomistic based process modeling for state of the art nanoscale CMOS device design》，發表於 2003 年 Nano Science and Technology Institute 的 NanoTech，（約稿），作者 S. Chakravarthi
3. 《Fundamentals of silicon material properties for successful exploitation of strain engineering in modern CMOS manufacturing》，發表於 2006 年《IEEE Trans. Elec. Dev.》53，944 ~ 964 頁《Special Issue on Non-Classical Si CMOS Devices and Technologies: Extending the Roadmap》（約稿評估論文），作者 P.R. Chidambaram、C. Bowen、S. Chakravarthi、C. Machala、與 R. Wise
4. 《Design of CMOS transistors to maximize circuit FOM using a coupled process and mixed-mode simulation methodology》，發表於 2006 年《Electron Device Letters》27，863 ~ 865 頁，作者 R. Venugopal、S. Chakravarthi、與 P.R. Chidambaram
5. 《A simple continuum model for boron clustering based on atomistic calculations》，發表於 2001 年 American Institute of Physics 的《Journal of Applied Physics》89，3650 ~ 3655 頁，作者 S. Chakravarthi 與 S.T. Dunham

專利

Srini 擁有許多重大的發明，而名列多項獲頒專利的發明人。舉例來說，他的一些專利（7,112,516 號與 7,129,127 號）最近才獲美國聯邦新聞 (US Fed News) 聯邦專利授權的報導。Srini 所獲頒的專利包括：

1. 6,682,980: Fabrication of abrupt ultra-shallow junctions using angled PAI and fluorine implant
2. 6,797,593: Methods and apparatus for improved mosfet drain extension activation
3. 6,830,980: Semiconductor device fabrication methods for inhibiting carbon out-diffusion in wafers having carbon-containing regions
4. 6,847,089: Gate edge diode leakage reduction
5. 6,849,528: Fabrication of ultra shallow junctions from a solid source with fluorine implantation
6. 6,852,603: Fabrication of abrupt ultra-shallow junctions
7. 6,927,137: Forming a retrograde well in a transistor to enhance performance of the transistor
8. 7,033,879: Semiconductor device having optimized shallow junction geometries and method for fabrication thereof
9. 7,061,058: Forming a retrograde well in a transistor to enhance performance of the transistor
10. 7,112,516: Fabrication of abrupt ultra-shallow junctions
11. 7,118,977: System and method for improved dopant profiles in CMOS transistor
12. 7129,127: Integration scheme to improve NMOS with poly cap while mitigating PMOS degradation
13. 7,179,696: Phosphorus activated NMOS using SiC process
14. 7,208,380: Interface improvement by stress application during oxide growth through use of backside films